基于Protel的多张式电路图电气规则检查

摘 要 ：与单张式电路图相比,在Protel DXP中对多张式电路图纸电气规则检查过程要相对复杂.本文以基于单片机的8路抢答电路层次原理图的电气规则检查为例,详细阐述了编译工程之前对项目选项进行合理的配置,以及多张式电路图的编译和错误修订过程.

关 键 词 ：Protel DXP 多张式电路图 电气规则检查

中图分类号：TP315 文献标识码：A 文章编号：1007-9416（2013）06-0250-02

1.引言

在使用Protel DXP[1,2]设计PCB的过程中,通过电气规则检查原理图连接的正确性,是确保PCB设计正确的前提.本文以基于单片机的8路抢答电路层次原理图的电气规则检查为例,详细阐述了编译工程之前对项目选项进行合理的配置,以及多张式电路图的编译和错误修订过程.

2.多张式电路图设计模式及在Protel DXP中的定义

在Protel DXP中主要提供了扁平式和层次式两大类多张式电路图纸[3,4]设计模式.

2.1 扁平式设计模式及在Protel DXP中的定义

在扁平模式中,图纸之间的连接关系是横向的,任何两张图纸之间都可以建立信号连接.主要包括Flat和Global两种不同的设计模式：（1）Flat模式.以相同的Port（端口）名称作为项目电路图之间的连接,即端口是全局的.（2）Global模式.本质是以相同的端口名称和网络标号作为项目电路图之间的连接,即端口和网路标号是全局的.Flat和Global模式均具有层次结构简单,电路图之间连接方式简单的优点.但是,均不适合管理大型电路设计.

2.2 层次式设计模式及在Protel DXP中的定义

Hierarchical模式的本质是子电路图的端口（Port）与根原理图的图纸符号（Sheet Symbol）内的图纸入口（Sheet entry）纵向连接.每个图纸符号对应一张子原理图.Hierarchical模式可用于任何深度或层次的设计,即层次不受限制.而且,电路图之间的层次关系清楚,信号连接明晰,跟踪信号方便,能够较为高效的管理大型电路设计.

3.电气规则检查（ERC）

所谓电气规则检查,就是查看电路原理图的电气特性是否一致,电气参数的设置是否合理.在编译多张式原理图工程之前,必须对项目选项进行配置.它通过项目选项对话框中的选项标签完成（Project | Project Options）,主要需要设置的包括Error Reporting、Connection Matrix和Options三个选项：（1）Error Reporting选项主要用于设置各种违规类型的报告模式.报告的类型有Error、Warning、Fatal Error和No Report.其中包括六大类错误和68项子错误.（2）Connection Matrix选项卡主要用于检测各种引脚、输入/输出端口、方块图的出入端口的连接是否构成了警告（Warning）或错误（Error）等级别的电气冲突.（3）Options主要用于设置各种设计模式的网络标识符范围（Net Identifier Scope）.网络标识符的作用范围主要是在一个多张原理图设计中使用网络标识符决定网络连通性的方法.主要包括以下四种设置：Flat（Only ports global）——用于在采用Flat方式设计多张式电路图时,定义端口属性为全局的,即整个设计中只采用同名端口连接所有的原理图.

Global方式（Net Labels and Ports Global）——用于在采用Global方式设计多张式电路图时,定义网络标号和端口属性为全局的,即整个设计中通过同名端口和同名网络标号连接所有的原理图.

Hierarchical（Sheet entry <-> port connections）方式——用于在采用Hierarchical方式设计多张式电路时,仅通过图纸符号入口和相应的子图端口实现内部图纸连接.

Automatic方式——在此方式下,根据自动判据自动选择,即若原理图中具有Sheet Entry,则选择Hierarchical方式；若没有Sheet Entry而有Port,则选择Flat方式；若没有Port,则选择Global方式.

4.多张式原理图电气规则检查实例

这里以文献[5]中基于单片机的8路抢答电路层次原理图的电气规则检查为例,详细说明多张式原理图电气规则检查的编译及错误修订过程.

4.1 基于单片机的8路抢答电路层次原理图的编译

在编译前,首先在Project | Project Options下设置Error Reporting、Connection Matrix和Options三个选项.其中,由于采用的层次方式设计多张式电路图的模式,因此将Options 设为Hierarchical（Sheet entry <-> port connections）.

对层次原理图进行ERC后,共发现42个错误和警告,其中错误3个,警告39个.

4.2 主要错误类型及修订方法

4.2.1 全局电源/接地对象作用范围改变（Global Power-Object Scope Change）

【错误提示格式】Global Power-Object NetName at Location1 has been reduced to local level by presence of port at Location2.

【错误类型】Warning

【产生原因】这种错误主要出现在子原理图中.全局电源端口通过一个带有局部属性网络标号的导线与一个端口相连接时,电源端口全局属性变成该本地属性. 【修改方法】

（1）+5V网络类错误.从分析电路图功能角度出发,在顶层原理图中有必要显示各模块间+5V电源的信号传递关系.为了消除此的错误,这里将各子原理图中的+5V电源端口删除,并删除+5V网络标号,将各+5V连线直接连接到+5V端口.（2）GND网络类错误.在电路中所有GND应接在一起,没有必要在顶层原理图表示其信号传递关系.因此,删除主电路图中的gnd图纸入口,以及各子原理图中相应的GND端口、连线以及连线上方的网络标号.（3）L和N网络类错误.由于原来模块中全局的L和N电源端口作用范围与局部端口L和N冲突.将电源子原理图中的L和N电源端口去掉,加入L和N网络标号.同时,在顶层主电路图中加入一个交流电压源,该电压源通过一个Header2连接件与图纸端口l和n相连接.

4.2.2 网络包含多个相同的对象（Nets Containing Multiple Similar Objects）

【错误提示格式】Net NetName contains multiple ObjectType （ObjectList）.

【错误类型】Error

【产生原因】这种错误主要出现在子原理图中.当两个或两个以上相同类型对象,以及相同电气I/O规定的对象,在相同的父网络中彼此连接,提示此错误.

【修改方法】

（1）与端口OSC2相关错误.由于电路总要构成回路,因此在端口OSC1类型为Input时,端口OSC2类型应为Output.同时,将顶层原理图和晶振子原理图中的端口OSC2类型进行更改.（2）与端口OUT相关错误.将单片机子原理图中PIC16C72-20/SP芯片RA0/AN0引脚属性改为Output.（3）与端口RESET相关错误.将单片机电路中PIC16C72-20/SP芯片RA1/AN1引脚属性改为Input.修改后再进行编译,此错误提示消失. 但是,增加了一条复位电路中RESET 网络没有驱动源的警告.（4）与端口NetR11_2相关错误.将单片机子原理图中PIC16C72-20/SP芯片＼M＼C＼L＼R/VPP引脚属性改为Input.修改后再进行编译,此错误提示消失. 但是,增加了一条扬声器电路中+5V网络没有驱动源的警告.

4.2.3 浮动的网络标号（Floating labels）

【错误提示格式】Floating Net Label NetLabelName.

【产生原因】当网络标号被检查没有依附于一根导线或总线对象时,提示此错误.

【修改方法】将网络标号OSC2放置在导线周围的合适位置.修改后再进行编译,此错误提示消失.

4.2.4 对象未处于网格点（Off-Grid Object）

【错误格式】Off grid ObjectIdentifier at Location.

【产生原因】当对象未与当前扑捉网格对齐时,提示此错误.

【修改方法】手工或者使用Edit | Align | Align To Grid命令移动对象到网格.

4.2.5没有驱动源的网络（Nets with no Driving Source）

【错误提示格式】Off grid ObjectIdentifier at Location.

【产生原因】当一个设计中的网络被检查出没有驱动源时,提示此错误.

【修改方法】在不违背设计理念的情况下,此种错误警告不需进行修正.

5.结语

在编译多张式电路图,应正确设置各种设计模式下Options中的网络标识符范围.此外,Protel DXP提供的原理图自动检测机制只是按照原理图中的连接进行检测,系统并不知道原理图设计的最终效果,所以一些错误是不必进行修正的.如果检测后的Messages面板中并无错误信息出现,也并不表示原理图的设计完全正确,还需要将网络表中的内容和所要求的设计反复对照和修改.